PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-003205

(43)Date of publication of application: 08.01.1993

(51)Int.Cl.

H01L 21/331 H01L 29/73 H01L 29/784

(21)Application number: 03-275843

(71)Applicant : FUJI ELECTRIC CO LTD

(22)Date of filing:

24.10.1991

(72)Inventor: HOSHI YASUYUKI

(30)Priority

Priority number: 03 7332

Priority date: 25.01.1991

Priority country: JP

03 87116


19.04.1991

(54) INSULATED-GATE BIPOLAR TRANSISTOR

(57)Abstract:

PURPOSE: To decrease power loss in the on-state of a high-speed device by providing one collector-shorting member for a plurality of cells to eliminate the negative resistance region in the on-state I-V curve.

CONSTITUTION: A collector-shorting region 10 of a first conductivity type is provided for a plurality of cells. The region 10, formed into a single columnar member rather than divided to be distributed on a collector layer, penetrates through the collector layer 9 and in contact with a collector electrode 11. As a result, the electron current injected from an n+ emitter region 3 to a channel region 4 by the voltage applied between the gate and emitter flows into a common buffer 8 through the channels of the cells. The current is concentrated in the n+ collector-shorting region 10 by the built-in field between the n-type collector-shorting region 10 and p+ collector layer. Therefore, the distance the electron current passes by the p+ region 9 brings about a voltage drop, thereby assisting the injection of holes from the p+ region to promote conductivity modulation.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-3205

(43)公開日 平成5年(1993)1月8日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/331 29/73 29/784

7377-4M

9168-4M

H01L 29/72

29/ 78

321 J

審査請求 未請求 請求項の数6(全 6 頁)

(21)出願番号

特願平3-275843

(22)出願日

平成3年(1991)10月24日

(31)優先権主張番号 特願平3-7332

(32)優先日

平3(1991)1月25日

(33)優先権主張国

日本 (JP)

(31)優先権主張番号 特願平3-87116 (32)優先日

平3(1991)4月19日

(33)優先権主張国

日本 (JP)

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 星 保幸

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内


(74)代理人 弁理士 山口 巖

(54)【発明の名称】 絶縁ゲート型バイポーラトランジスタ

(57) 【要約】

【目的】コレクタショート型IGBTにおいてオン時に バッファ層から逆導電型のコレクタ層に流れ込むキャリ アが減少することにより、I-V特性に負性抵抗が発生 し、損失がふえる問題を解決する。

【構成】コレクタショート領域をコレクタ層面内に分散 せず、コレクタ電極に接触し第二導電型のコレクタ層を 貫通する第一導電型の、例えば柱状の領域を複数のセル について1個設けて、オン時にバッファ層からのキャリ アを集中して流れ込ませることにより、伝導度変調を促 進する。あるいはさらにコレクタ電極と第一導電型の領 域との間にショットキーバリアを形成する。また、バッ ファ層とコレクタ層をエピタキシャル法で形成する。



【特許請求の範囲】

【請求項1】第一導電型の第一層の一側の表面層内に選択的に第二導電型のベース領域が形成され、そのベース領域の表面層内に選択的に第一層の露出部をはさんで第一導電型のエミッタ領域が形成され、第一層の他側に第一導電型で高不純物濃度のバッファ層を介して第二導電型のコレクタ層が形成され、ベース領域の第一層の露出部とエミッタ領域にはさまれた部分をチャネル領域として、その表面上にゲート絶縁膜を介して設けられるゲート電極、エミッタ領域およびベース領域に共通に接触するエミッタ電極ならびにコレクタ層に接触するコレクタ電極を備えたセル構造の複数個を一つの半導体素子内に有するものにおいて、コレクタ電極に接触し、コレクタ層を貫通してバッファ層に達する第一導電型の領域が複数のセル構造について1個設けられたことを特徴とする絶縁ゲート型バイポーラトランジスタ。

【請求項2】コレクタ電極が第二導電型の層とオーム接触をし、第一導電型の領域とショットキー接触をする金属よりなる請求項1記載の絶縁ゲート型バイポーラトランジスタ。

【請求項3】コレクタ層を貫通する第一導電型の領域が 断面積0.02mm以上の柱状である請求項1あるいは2記載 の絶縁ゲート型バイポーラトランジスタ。

【請求項4】コレクタ層を貫通する第一導電型の領域が 円柱状である請求項3記載の絶縁ゲート型バイポーラト ランジスタ。

【請求項5】バッファ層およびコレクタ層の不純物濃度 が厚み方向にほぼ均一でる請求項1ないし4のいずれか に記載の絶縁ゲート型バイポーラトランジスタ。

【請求項6】バッファ層およびコレクタ層が第一層を基板としてのエピタキシャル成長により形成された層である請求項5記載の絶縁ゲート型バイポーラトランジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はバイポーラトランジスタの表面部にMOS構造を有し、電圧駆動のスイッチング素子として用いられる絶縁ゲート型バイポーラトランジスタ(以下IGBTと記す)に関する。

[0002]

【従来の技術】近年スイッチング素子として伝導度変調を利用したMOSFET、いわゆるIGBTが注目されている。IGBTはMOSFET同様に入力インピーダンスが高く、またバイポーラトランジスタと同様にオン抵抗が低くできる。IGBTのスイッチング速度を高めるために、コレクタショート構造を採用することも行われている。図3はnバッファ領域とコレクタショート構造を有するIGBTの基本構造を示す。この構造においては、n⁻ 基板1の表面層内にpベース領域2、さらにその表面層内にn⁺ エミッタ領域3とがそれぞれ選択的

に形成されている。 pベース領域2のn⁻ 基板1とn⁺ エミッタ領域3ではさまれた表面部分はチャネル領域4 となる部分で、その上にゲート酸化膜5を介して、ゲート電極6が形成され、ゲート端子Gに接続されている。 n⁺ エミッタ領域3の一部にはpベース領域2と共通にエミッタ電極7が接触し、エミッタ端子Eに接続されている。エミッタ電極7はゲート電極6と絶縁膜50で絶縁されている。

【0003】n-基板1の他側には高不純物濃度の熱拡 散法によるnバッファ層8が設けられ、さらにn+ バッ ファ層8の下面の一部にコレクタ層としてp+ コレクタ 領域9がやはり熱拡散法で形成されているが、全面では なく、一部はバッファ層より高不純物濃度の n + コレク タショート領域10に代えられている。そして p+ コレク タ領域9とn+コレクタショート領域10には共通にコレ クタ端子Cに接続されるコレクタ電極11が接触し、コレ クタショート型構造となっている。このようなコレクタ ショート型 IGBTでは、エミッタ電極7を接地し、ゲ ート電極6に電圧を印加することにより、n+ エミッタ 領域3からチャネル領域4を通ってn-基板1に電子電 流が注入され、n+ バッファ層8を通過する。この電子 電流の一部はn+ バッファ層8の下面のp/n接合近傍 を流れることで電位降下をもたらし、それによってp+ コレクタ領域 9 から n + バッファ層 8 および n - 基板 1 への正孔の注入がおこり、その結果n+ バッファ層8お よびn- 基板1において伝導度変調がおこる。n+ バッ ファ層8およびn‐ 基板1に注入された正孔電流は、p ベース領域2のn+エミッタ領域3直下を通りエミッタ 電極7へ抜ける。エミッタ電極7はpベース領域2とn + エミッタ領域3を短絡しているので、p+コレクタ領 域 $9 \times n^+$ バッファ層 8 および n^- 基板 $1 \times p$ ベース領 域2、n+ エミッタ領域3からなるpnpn構造のサイ リスタ動作を阻止し、ゲート・エミッタ間電位をゼロに することで素子をターンオフすることができる。

【0004】n⁺ コレクタショート領域10は、図4に示すようにコレクタ電極11の接触する表面12からn⁺ バッファ領域8に達する円柱形で、面内に均一に分散している。あるいは条状のn⁺ コレクタショート領域がコレクタ層中に縞状に分散して設けられる。このような基本構造をもつセルの多数個で一つの単位 I G B T素子部を形成しており、ゲート電極6は共通のゲート配線に引き出される。そして1枚の半導体ウエハにそのような単位素子部の複数が形成される。

[0005]

ン電界でさらに電子電流は n^+ コレクタショート領域10 へ加速される。従ってpコレクタ領域9を通過する電子電流が減少するために、ビルトイン電界の確保が遅くなる。また素子オン時には、 n^+ エミッタ領域3、 n^- 基板1、 n^+ バッファ層8、 n^+ コレクタショート領域10 が同一導電型で電気的に接続されているため、MOSFETが形成されていることにより、図5の線51に示すように素子の電流・電圧特性にMOSFETの特性である負性抵抗が発生する。さらに、 p^+ コレクタ領域10から正孔の注入が開始されても、 n^+ バッファ層8により再結合する割合が大きいために、 n^+ バッファ層8 および n^- 基板1での伝導度変調の割合が小さくなり、飽和電圧が増加する。このことはオン時の電力損失につながり、特に高周波で駆動する場合に大きな問題となる。

【0006】本発明の目的は、上記欠点を除去し、オン時の負性抵抗成分を消滅させ、飽和電圧を低減させることで、オン時の電力損失の小さいIGBTを提供することにある。

[0007]

【課題を解決するための手段】上記の目的を達成するた めに、本発明は、第一導電型の第一層の一側の表面層内 に選択的に第二導電型のベース領域が形成され、そのベ ース領域の表面層内に選択的に第一層の露出部をはさん で第一導電型のエミッタ領域が形成され、第一層の他側 に第一導電型で高不純物濃度のバッファ層を介して第二 導電型のコレクタ層が形成され、ベース領域の第一層の 露出部とエミッタ領域にはさまれた部分をチャネル領域 として、その表面上にゲート絶縁膜を介して設けられる ゲート電極、エミッタ領域およびベース領域に共通に接 触するエミッタ電極ならびにコレクタ層に接触するコレ クタ電極を備えたセル構造の複数個を一つの半導体素子 内に有するIGBTにおいて、コレクタ電極に接触し、 コレクタ層を貫通してバッファ層に達する第一導電型の 領域が複数のセル構造について1個設けられたものとす る。そしてその場合、コレクタ電極が第二導電型の層と オーム接触をし、第一導電型の領域とショットキー接触 をする金属からなることも有効である。また、コレクタ 層を貫通する第一導電型の領域が断面積0.02mm² 以上の 柱状であること、さらにはそれが円柱状であることが効 果的である。さらに、これらのIGBTのバッファ層お よびコレクタ層の不純物濃度が厚み方向にほぼ均一であ ることが有効であり、それは各層が第一層を基板として のエピタキシャル成長によって形成された層であること により実現できる。

[0008]

【作用】コレクタ電極とバッファ層とを短絡する第一導電型のコレクタショート領域が各セルの第二導電型のコレクタ層に分散して設けられず、複数のセルについて1個集中して設けられる結果、素子オン時に表面層のチャネルを通じて注入されるキャリアによる電流がすべて第

二導電型のコレクタ層とコレクタ層を貫通する第一導電 型のコレクタショート領域の間のビルトイン電界により 加速され、コレクタショート領域に集中する。その際、 この電流がコレクタ層近傍を通過する距離が長くなると 共に、電流密度が増加するため、第一導電型のバッファ 層と第二導電型のコレクタ領域の界面での電位降下をも たらし、これによってコレクタ領域から第一導電型の第 一層への逆極性のキャリアの注入がおこり、その結果第 一層の伝導度変調がおこる。コレクタ領域の面積が従来 のコレクタショート型IGBTにおけるより大きいた め、伝導度変調の正帰還が起こりやすく、オン時の電流 ・電圧特性の負性抵抗が消滅する。この場合、コレクタ 電極とバッファ層とを短絡する第一導電型の貫通領域の 直上にあるセルからは電流はその領域に直線的に到達す るため、第二導電型のコレクタ領域に沿って流れること がないので上記の電位差の形成に役立たないが、コレク タ電極が第一導電型貫通領域とショットキー接触をすれ ば、キャリアがそのバリアによって阻止されて貫通領域 に蓄積される結果、第二導電型のコレクタ領域との間に ビルトイン電位降下をひきおこしやすくなり、コレクタ 領域からの第一導電型貫通領域直上のセルへの逆キャリ アの注入が加速される。さらに、コレクタ層とバッファ 層の厚み方向の不純物濃度勾配をなくすことにより、両 層の界面で不純物濃度が、急激に変化し、コレクタ層か ら第一層へのキャリアのはき出しが促進され、拡散電流 が多くなってオン電圧が低下する。

[0009]

【実施例】図1, 図2は本発明の一実施例のIGBTの 単一セルを示す断面図、およびその半導体素体の下面を 上にした斜視図で、図3,図4と共通の部分には同一の 符号が付されている。この I G B T では、厚さ220 μ m のn-基板1の表面層内にpベース領域2が幅40μmの n 基板1の露出部をはさんで形成され、ベース領域の 表面層内に n+ エミッタ領域 3 が形成されている。 さら に幅5μmのチャネル領域4の上にはゲート酸化膜5を 介してゲート電極6が形成されている。以上の構造は図 3, 図4と同一である。一方、基板1の下面には7~8 μ mの厚さの n^+ バッファ層 8 が設けられ、その下面に 2~3μmの厚さのp+ コレクタ層9が形成されている ことも図3, 図4と同様であるが、n+ コレクタショー ト領域10が多数設けられておらず、図に示すようなセル の集合体である単位 I G B T素子部に 1 個あるいは複数 個形成されている。 n + コレクタショート領域10は n + バッファ層8より高不純物濃度でp+ コレクタ層9を貫 通する円柱状に形成されるが、その直径は200 µmで0. 0314mm² の断面積を有する。このIGBTのゲート・エ ミッタ間の電圧印加により n+ エミッタ領域 3 からチャ ネル領域4に注入された電子電流はn+ バッファ層8へ 通過する。各セルのチャネル領域から共通のバッファ層 8へ入った電子電流は、n⁺ コレクタショート領域10と

 p^+ コレクタ層 9 との間のビルトイン電界により、 n^+ コレクタショート領域10に集中する。このように電子電流が各チップから n^+ コレクタショート領域10に集中するため、電子電流は図 3 、図 4 に示す構造と違い、 p^+ 領域 9 の脇を通過する距離が長くなると共にその電流密度が増加するために電位降下をもたらし、 p^+ 領域からの正孔の注入を促して伝導度変調が発生する。さらに p^+ 領域 9 の面積が大きいために伝導度変調の正帰還が起こり易く、図 5 の線52に示すように、この素子 I-V 特性では負性抵抗が消滅し、飽和電圧の低下が図られ、オン時の損失が低減する。なお、コレクタショート領域10 の断面積が小さいと、電子電流が流れ込みにくくなるので0.02mm² 以上であることが望ましい。

【0010】図6は本発明の別の実施例のIGBTの単一セルの断面を示し、n⁺ バッファ層8が円柱状にp⁺ コレクタ層9中に延び、その表面に薄いn⁺ コレクタショート領域10が形成されてコレクタ電極11に接触している。

【0011】図7に示すさらに別の実施例は、図6と同 様の構造を有するが、p+ コレクタ層9およびn+ コレ クタショート領域10に接触するコレクタ電極14はn+領 域10との間にショットキー・バリアを形成している。こ のようにn形Siに対してショットキーバリアを形成する コレクタ電極13の材料としては、n型Siの電子親和力の エネルギーより大きい仕事関数をもつ金属が選ばれる。 この実施例ではMoを用いた。このIGBTのゲート電極 6とエミッタ電極7間に電圧を印加した場合、n+コレ クタショート領域10直上のセルからの電子電流は直線的 にそのn+ 領域10へ到達するため、p+ コレクタ領域9 の近傍を流れず、p+コレクタ領域9とn+バッファ領 域8との接合での電位降下の増大には寄与しない。しか し、コレクタ電極13とn+ 領域10との間にショットキー バリアが存在することで、n+領域10に集中した電流は 蓄積される結果、n+ コレクタショート領域10とp+ コ レクタ領域9によるビルトイン電位降下をおこしやすく なり、p+ 領域からの正孔の注入が加速され、注入量が 増加する。そして、さらに電子の濃度が高くなればバリ アを越えてコレクタ電極13に電子が流入する。この結 果、図8に示すように、図7の実施例のIGBTの電流 ・電圧特性82では図6の実施例の電流・電圧特性81に比 してさらにオン電圧が低下した。

【0012】以上の実施例における p^+ コレクタ層9は n^- 基板の表面から不純物を熱拡散することにより形成した場合、コレクタ層9の不純物濃度は n^+ バッファ層8に近くなるに従い低下する勾配を有する。さらに n^+ バッファ層8を熱拡散で形成されるため、その層内にも不純物濃度勾配が生ずる。これらの濃度勾配によって作られた電界は飽和電圧を高める方向にあり、 n^+ バッファ層8と p^+ コレクタ層9との界面での p^+ コレクタ層9の正孔濃度が減少することは、拡散電流を低下させる

ことになる。本発明の別の実施例では、n- 基板1の上 にn+ 層を10μm以上の厚さにエピタキシャル成長によ り形成し、コレクタショート領域の形成される円柱状の 部分のみを残して表面層を 5 µm以上除去して 5 µm以 上の厚さのバッファ層8を形成したのち、その除去した 部分にエピタキシャル成長でp+コレクタ層9を形成す る。そのコレクタ層9の中に露出しているn+ バッファ 層8の表面層には不純物拡散によりn+ コレクタショー ト領域10を形成する。このようにして、n+ バッファ層 8およびp+コレクタ層9の厚み方向の不純物濃度勾配 をなくし、界面でのp+コレクタ層9の正孔濃度を表面 濃度と一定に調整することでオン電圧を低下させること ができる。すなわち、図9に示すようにバッファ層8お よびコレクタ層9を熱拡散法で形成した実施例のIGB Tの電流・電圧特性91に比して、エピタキシャル法で形 成した実施例のIGBTの電流・電圧特性92ではオン電 圧がより低下した。

【0013】以上nチャネルIGBTの実施例について 説明したが、各部の導電型を入れ換えたpチャネルIG BTにおいて実施しても上記と同様の特性が得られるこ とは明らかである。

[0014]

【発明の効果】本発明によれば、コレクタショートのための短絡部を分散して設けないで、複数のセルに対して1個設け、各セルの表面のチャネルを通じて注入されるキャリアがバッファ層を介してその短絡部に集中して流れるようにすることにより、伝導度変調が促進されるのでオン時のI-V特性の負性抵抗成分がなくなり、高速スイッチング速度の素子のオン時の電力損失を低減することができた。さらに、短絡部との間にショットキーバリアを形成する金属をコレクタ電極の材料として用いることにより、短絡部に集中したキャリアを蓄積させ、あるいはバッファ層とコレクタ層の不純物濃度を厚み方向にほぼ均一にしてコレクタ層からのキャリアの注入を促すことにより、伝導度変調促進の効果をより強めることができた。

【図面の簡単な説明】

【図1】本発明の一実施例のIGBTの単一セルの断面図

【図2】図1に示したIGBTの半導体素体の下面を上にしての斜視図

【図3】従来のコレクタショート型IGBTの単一セル の断面図

【図4】図2に示したIGBTの半導体素体の下面を上にしての斜視図

【図5】従来例および図1に示した本発明の実施例のI GBTの電流・電圧線図

【図6】本発明の別の実施例のIGBTの単一セルの断面図

【図7】本発明の他の実施例のIGBTの単一セルの断

面図

【図8】図6, 図7に示した本発明の実施例のIGBT の電流・電圧線図

【図9】本発明のさらに異なる実施例のIGBTの単一セルの断面図


【符号の説明】


- 1 n⁻ 基板
- 2 pベース領域
- 3 n⁺ エミッタ領域

- 4 チャネル領域
- 5 ゲート酸化膜
- 6 ゲート電極
- 7 エミッタ電極
- 8 n⁺ バッファ層
- 9 p⁺ コレクタ層
- 10 n⁺ コレクタショート領域
- 11 コレクタ電極
- 13 ショットキーコレクタ電極




[図2]






[図3]




【図4】




【図6】






【図8】



【図7】



【図9】

